MOTOROLA MVME172PA-644L

LANC中斷

MC2芯片為普通LANC提供中斷控制寄存器

lan的總線錯誤終止和另一個寄存器

操作。MC2芯片請求在編程的水平上中斷

如果中斷被啟用，LANC中斷控制寄存器

在82596CA INT*引腳或LANC總線上檢測到正邊

檢測到錯誤條件。

53C710 SCSI控制器接口

MC2芯片提供了映射解碼器和中斷處理程序

NCR 53C710 SCSI I/O處理器。53C710的基址為

FFF47000美元。MC2芯片在編程的級別請求中斷

在SCSI中斷控制寄存器，如果中斷是啟用和低

在53C710的IRQ*引腳上檢測電平。

SRAM存儲器控制器

SRAM的基址和大小是可編程的。SRAM的

控制器設計用于100 ns設備的操作。的大小

SRAM是在DRAM/SRAM選項寄存器中初始化的

MVME172復位。SRAM在25mhz時的性能為5,3,3,3，用于讀和

寫周期。33 MHz的SRAM性能為6,4,4,4，用于讀取周期和

寫周期為6,3,3,3。

非ecc DRAM內存控制器

當DRAM為非ecc時，由MC2芯片ASIC決定

表演本節將介紹這種情況下的DRAM選項。

DRAM的基址和陣列大小是可編程的。DRAM是

如果大小為16MBytes且非，則配置為交錯數組

如果大小為4或8mb，則為交錯。

奇偶校驗和奇偶異常動作也是可編程的。的

在初始化DRAM陣列大小和DRAM設備大小時

DRAM/SRAM選項寄存器。

工匠技術集團-質量儀器…保證| (888)88-SOURCE | www.artisantg.com

3-6計算機組文獻中心網站

MC2芯片

3.

說明TEA是MC68060總線的錯誤事務信號。”

“TEA”表示DRAM發生總線錯誤周期

發現奇偶校驗錯誤。

Z85230 SCC接口

MC2芯片為兩者提供了映射解碼器和中斷處理程序

Zilog Z85230s。基本地址為$FFF45000和$FFF45800。的

MC2芯片請求在SCC中編程的電平中斷

中斷控制寄存器，如果中斷被啟用并且低電平是

在SCC INT*引腳上檢測。Z85230提供中斷向量

對于中斷確認周期。在中斷確認期間

周期中，來自第一個Z85230的中斷比來自第二個Z85230的中斷具有優先級

第二個Z85230。

MC2芯片支持多達4個Z85230器件。(有兩個

MVME172上的z85230。參考板級硬件

MVME172安裝和使用手冊中的描述。)的

表3 - 1。DRAM性能

時鐘預算運行條件

4,2,2,2非交錯，可讀，25mhz，在奇偶校驗錯誤上沒有TEA

4,1,1,1交錯，讀取，25mhz，在奇偶校驗錯誤上沒有TEA

5,3,3,3非交錯，讀取，25mhz，在奇偶校驗錯誤上具有TEA

5,2,2,2交錯，讀取，25mhz，在奇偶校驗錯誤上具有TEA

3,2,2,2寫入，25mhz

5,3,3,3非交錯，讀，32 MHz，在奇偶校驗錯誤上沒有TEA

5,2,2,2交錯，讀取，32 MHz，在奇偶校驗錯誤上沒有TEA

6,4,4,4非交錯，讀取，32 MHz，在奇偶校驗錯誤上具有TEA

6,3,3,3交錯，讀取，32 MHz，在奇偶校驗錯誤上具有TEA

4,2,2,2寫，32mhz以上翻譯結果來自有道神經網絡翻譯（YNMT）· 通用場景

MOTOROLA MVME172PA-644L 文章出自長欣工控轉載請附上鏈接